岗位职责
- 参与MSCP子系统的架构方案制定、微架构设计以及RTL实现
- 负责各种慢速接口（如ESPI/QSPI/I2C/I3C/UART等）的集成与 RTL 实现、覆盖启动镜像加载、外设访问、传感器监控、BMC 交互等系统管理场景
- 负责子系统内 AXI/AHB/APB 总线互连的设计与集成，完成 IP 挂载、地址空间划分及跨时钟域处理，完成总线死锁和性能分析
- 负责与 SoC 其他子系统的交互设计，完成总线死锁和性能分析
- 完成 LINT/CDC/预综合等前端设计检查与交付，配合验证团队完成子系统级验证，支持时序收敛及硅后 bringup 调试
职位要求
- 微电子、计算机、电子工程等相关专业，本科及以上学历
- 3 年以上数字前端设计经验，有完整 IP 从设计到流片/量产的流程经验者优先
- 精通 eSPI/QSPI/I2C/I3C 至少一种协议的工作原理与硬件实现，有相关 IP 集成或 RTL 实现经验，有服务器芯片调试经验者优先
- 熟悉 AMBA AXI/AHB/APB 总线协议，有总线互连设计或 IP 集成经验，掌握跨时钟域（CDC）、复位策略等设计方法
- 精通 Verilog/SystemVerilog 编码，能独立完成模块级 RTL 设计与交付
- 熟练使用主流 EDA 工具（如 Design Compiler, VCS, Verdi, Spyglass 等）
- 良好的团队协作精神
