岗位职责

AI芯片存储子系统集成负责Controller、PHY与SoC的集成，完成与NoC、计算模块及系统控制模块的接口对接；明确地址映射、通道配置、时钟复位、电源管理及寄存器访问方案，推动接口和集成问题闭环。
集成方案与规格定义根据系统性能及应用需求，制定存储子系统集成规格，明确带宽、延迟、容量、QoS及可靠性目标；协同内部团队确认配置、接口约束及软硬件职责边界。
Post-Silicon Bring-up制定并执行DRAM硅后bring-up计划，负责上电与复位流程检查、时钟配置、PHY初始化与训练、Controller配置及通道连通性验证，推动从首次读写到全通道稳定运行。
硅后问题定位与闭环定位并解决初始化失败、训练异常、读写错误、通道异常、ECC报错及系统稳定性问题；结合寄存器、训练状态、错误日志和测试结果，协同设计、PHY、封装、系统及软件团队开展根因分析。
负责AI存储子系统从工程样片验证到量产导入，协同测试、制造、质量及软件团队制定量产测试方案与判定标准，完善RAS feature和稳定性测试覆盖，分析量产良率及失效数据，推动异常定位、修复与回归验证，支持系统联调与量产导入，兼顾测试效率、产品可靠性。

职位要求

计算机、微电子、集成电路、电子工程等相关专业硕士及以上学历。
具备5年及以上SoC或存储子系统设计、集成及调试经验，参与过实际流片并完成硅后验证的芯片项目；具有存储子系统集成或post-siliconbring-up经验。
深入理解DRAM协议及子系统架构，熟悉Controller、PHY与存储器之间的接口关系，掌握初始化、训练、读写访问及关键时序要求；熟悉DDR/GDDR者优先。
具有数据中心AI芯片、GPU或服务器级SoC的DRAM集成及硅后调试经验，熟悉封装，以及SI/PI、温度和电源条件对DRAM稳定性的影响优先。