岗位职责
- 性能模型开发：根据架构研究和项目需求，从零设计、搭建和维护 CPU、AI 加速器及 SoC 子系统的性能模型，包括高层次性能模型（High-Level Performance Model）和周期精确的电子系统级仿真模型（Cycle-Accurate ESL Model）。合理确定模型边界、抽象层次和时序精度，兼顾仿真效率与预测准确性。
- 架构探索与性能预测：利用模型开展设计空间探索（Design Space Exploration）和 What-If Analysis，评估不同架构、微架构及资源配置方案。分析计算、存储、互连和 I/O 之间的性能制约关系，预测新方案的性能收益，并综合考虑功耗、面积和实现复杂度，提出可落地的优化建议。
- 真实工作负载分析：深入分析服务器、AI 训练与推理等应用的关键 Workload，理解其计算特征、访存行为、数据流和并行性。提取具有代表性的场景、Trace 和 Microbenchmark，用于模型驱动、瓶颈分析和架构评估。
- 性能验证与模型关联：分析 RTL 仿真、FPGA 原型或实际芯片的性能数据，与模型预测进行关联验证（Performance Correlation）。针对吞吐量、延迟、带宽、资源利用率等指标定位偏差，区分模型假设、硬件实现和软件行为的影响，持续校准模型并验证架构优化效果。
- 系统架构与跨团队协作：参与内存子系统、Cache 与一致性、片上互连、片间互连、异构计算及 I/O 等领域的架构设计。与 RTL、验证、系统软件、编译器及性能分析团队协作，明确性能目标和验证方法，推动优化方案从模型评估进入设计实现，并形成架构规格和性能分析报告。
职位要求
- 至少 3 年相关工作经验，从事过 CPU、AI 加速器或 SoC 架构设计、性能建模或性能分析。完整参与并完成过至少 1 个芯片或相关子系统项目，在其中承担明确的架构或性能建模职责，具备从方案评估、模型开发到性能验证的实际经验。
- 具备从零搭建性能模型的能力，能够独立完成需求分析、模型划分、接口定义、关键行为及时间建模、调试与验证。既能开发用于系统分析和快速方案评估的 High-Level Performance Model，也能开发关键模块或子系统的 Cycle-Accurate ESL Model。
- 熟练使用 C/C++，具备 SystemC 或其他事件驱动、周期驱动仿真框架的开发经验；能够使用 Python 等工具进行 Workload 处理、仿真自动化、数据分析和结果可视化。
- 具备扎实的 CPU、AI 加速器及 SoC 基本 IP 架构知识，并在其中至少一个方向具有深入实践： 1）CPU 微架构、Cache、预取、内存一致性及内存子系统； 2）AI 计算单元、数据流、片上存储、DMA 及计算与数据搬运的协同； 3）NoC、DDR/HBM 控制器、PCIe、片间互连等 SoC 关键 IP 的性能特征。
- 理解队列、仲裁、流控、背压、Outstanding Transaction、带宽与延迟等机制对系统性能的影响，能够在模型中准确表达关键资源约束、竞争关系和时序行为。
- 具备真实 Workload 的性能剖析和瓶颈分析能力，能够结合模型输出、Trace、性能计数器等数据解释性能现象，提出架构或微架构改进方案，并量化评估其收益。
- 具备模型与 RTL、FPGA 或实际芯片之间的 Performance Correlation 经验，能够建立可比较的测试条件和指标，定位预测偏差并完成模型校准。
- 能够独立分解复杂的系统级问题，清晰说明模型假设、分析依据和方案取舍，并推动跨团队协作及问题闭环。 加分项
- 具备服务器或 LLM 训练、推理系统的性能分析及优化经验。
- 熟悉 AXI、CHI 等协议及一致性互连的性能建模。
- 具备多核、多 Die 或异构计算系统的建模与架构探索经验。
- 有流片后性能调优经验，能够将实际芯片分析结果反馈到下一代架构设计。
- 具备 RISC-V ISA 扩展、编译器优化、运行时或操作系统相关经验，能够开展软硬件协同优化。
