岗位职责
- 从功耗的维度参与软硬件协同策略和芯片总体架构方案设计
- 负责芯片功耗场景的分析和定义,完成芯片总体功耗目标的制定,并将总体目标分解至各个子系统
- 设计SoC低功耗架构,包括供电架构(Voltage domain, Power rail和Power domain)和Power Sequence,从PMIC到IP级的电源网络方案,Thermal方案,DVFS方案,Clock domain,以及不同层次的Clock gating方案等
- 定义SoC和每个子系统的Power state,唤醒方案,以及相应功耗指标
- 构建SoC层面的性能和功耗仿真平台和验证模型,负责芯片关键功耗场景的环境搭建、仿真验证、功耗测试及结果分析,指导优化算法和前端RTL设计
- 根据功耗仿真与测试等结果,与软件和硬件团队合作,优化微架构和软硬件策略,提升芯片能效
- 了解边缘AI芯片技术和性能/功耗优化技术的最新进展,探索新的性能/功耗方法学
职位要求
- 电子工程,微电子或集成电路等相关专业硕士及以上学历
- 芯片低功耗相关方向工作经验5年以上,负责过至少一代复杂芯片的Low-Power架构设计,产品成功商用
- 熟练使用功耗仿真与分析工具(Spyglass,Power Artist,PtPx等)
- 具有丰富RTL设计/综合经验,对后端流程有较好的理解
- 有AI推理芯片设计经验者优先;对CNN/LLM/Transformer等AI网络结构以及相关芯片优化支持有经验者优先
- 良好的口头和书面表达能力,包括英文读写能力
- 良好的沟通能力,团队合作意识强