岗位职责
完成面向后端和工程的全流程网表交付，包括时钟方案设计，Floorplan设计，网表综合、Formality验证，STA时序分析，功耗分析。
职位要求
- 具备RTL到netlist实现交付相关技能，包括网表综合、MBIST/DFT插入、静态时序分析、网表形式验证、PTPX功耗分析等，熟悉synopsys的synthesis、primetime、formality等EDA工具；
- 熟悉RTL 设计，能和前端工程师充分交流，支持RTL设计优化；有时钟复位方案设计和低功耗设计经验者更佳；
- 熟悉后端PR的流程和需求，能支持后端完成网表signoff；熟悉标准工艺库，有指导后端完成FloorPlan、时钟综合、功耗面积优化经验者更佳。
- 熟悉芯片封装及板级工程，能支持工程团队完成封装及板级开发测试；
