部门介绍
聚焦存算一体芯片设计，主要围绕AI大模型应用场景进行高能效计算技术创新，设计多款基于存算一体架构的高能效AI芯片，突破传统冯・诺依曼架构下的 "内存墙" 瓶颈，提升能效比、降低算力成本。团队具备独立流片与量产落地能力，累计申请专利近300项，核心专利覆盖“底层器件-核心架构-工程落地”全流程。同时与字节各团队算力需求整体协同，更好的发挥存算一体芯片的技术价值，共同为AI业务提供高能效算力底座。
- 主导高带宽内存封装设计与优化，包括TSV、Microbump、Interposer设计，并可以独立完成封装基板设计工作；
- 参与芯片-封装协同设计（Co-Design），从架构层面优化芯片布局与封装互连方案，提升系统级性能与可靠性；
- 可以独立完成大尺寸封装基板或者端侧FOPOP封装从设计到量产；
- 参与开发3D/
- 5D先进封装技术（如CoWoS、InFO、HBM异构集成等），协同解决热管理、应力匹配等关键挑战；
- 与芯片设计、工艺制程、测试团队深度协作，推动技术从研发到量产的落地。
岗位职责
招聘官网暂未提供完整岗位职责，请前往官网核实。
职位要求
- 微电子、集成电路、通信、自动化、电子、物理等相关专业，本科及以上学历；
- 具有良好的数字电路、模拟电路、芯片原理等专业理论基础；
- 3年以上先进封装开发经验，主导过1个HBM或3D封装量产项目或者具备大尺寸封装基板或者手机FOPOP等端侧封装的设计到量产经验；
- 掌握主流2D封装设计工具（如Cadence APD/SiP，Mentor Xpedition）或者掌握3D封装设计工具，如3DICC，熟练进行interposer设计，DRC、LVS验证等工作，对JEDEC HBM标准、TSV工艺、晶圆级封装有深刻理解；
- 拥有较强的流程管理和计划控制的经验；具备良好的沟通能力和团队协作精神，工作认真负责，以客户为导向，能够自我驱动。
