岗位职责
该职位负责高性能RISC-V CPU子系统外围模块的集成和测试点分解。具体职责包括：
- 根据服务器CPU 调试场景，定义RISC-V Debug/Trace 特性和架构，并完成RTL集成和测试点分解
- 根据服务器CPU中断处理的软/硬件场景，定义RISC-V AIA模块的特性和架构，并完成RTL集成和测试点分解
- 根据服务器CPU内存管理的软/硬件场景，定义RISC-V IOMMU特性和架构，并完成RTL集成和测试点分解
职位要求
为支持上述职能，我们期望的候选人具备如下技能和背景： 软件开发背景：
- 精通C语言
- 了解Linux kernel，特别是Linux kernel中中断/内存管理模块
- 有kernel开发背景是加分项 体系架构能力:
- 熟悉RISC-V 指令集和体系结构。
- 熟悉RISC-V标准中的debug、AIA、IOMMU中的至少一项，或者有X86/ARM架构下debug/中断/内存管理的设计/集成背景。
- 熟悉AXI/AHB/APB协议。
- 有Spec编写背景，能将Spec转化成芯片验证/测试点。 逻辑设计能力:
- 精通Verilog/SystemVerilog ，有大规模SoC子系统集成背景。
- 优秀的RTL问题定位能力。
- 熟悉后端设计流程，具备编写时序约束和进行静态时序分析能力。
