岗位职责
- 全芯片的CRG 设计，考虑DFT 控制接管需求，负责SDC交付，并参与芯片bootup 流程设计。
- Memory compiler维护，memory instance PPA选型，使用和集成。
- IP的配置, 尤其是CPU, CMN, PCIe, DDR等复杂模块的时钟，reset, 接口及memory 配置。
- Synthesis flow维护，关键模块PPA优化，全芯片netlist 交付。
- Formal flow 维护，formal检查，网表ECO实现。
- 对芯片profile点负责，全芯片flatten SDC 交付，协助STA 完成timing signoff。
- 功耗优化和仿真，基于芯片各种功耗场景（IDLE/TDP/Maxpwr）提供PTPX的功耗仿真数据，支持emulation的功耗仿真和post-silicon 功耗correlation 分析。
- 低功耗设计, AVS/DVFS，UPF 交付, MVRC/VCLP check。
职位要求
- 在SoC 集成，synthesis, SDC, CRG 设计, UPF等领域5年以上经验。
- 熟悉芯片设计流程，多次成功投片经验。
- 良好的script能力。
- 对SoC有较深的理解，尤其是对CPU, 一致性互联, DDR & PCIe有较深的理解。 以下为加分项：
- 对于ARM CPU，一致性总线，SoC，DDR及PCIe理解深入者优先。
- 有大型SoC芯片顶层paperfloorplan、顶层穿线设计经验者优先。
- 有大型SoC芯片前端设计或者后端PR经验者优先。
