部门介绍
聚焦存算一体芯片设计，主要围绕AI大模型应用场景进行高能效计算技术创新，设计多款基于存算一体架构的高能效AI芯片，突破传统冯・诺依曼架构下的 "内存墙" 瓶颈，提升能效比、降低算力成本。团队具备独立流片与量产落地能力，累计申请专利近300项，核心专利覆盖“底层器件-核心架构-工程落地”全流程。同时与字节各团队算力需求整体协同，更好的发挥存算一体芯片的技术价值，共同为AI业务提供高能效算力底座。
- 负责新工艺平台、定制工艺/特色器件模块的可制造性研发与DFM体系搭建，针对先进制程、新工艺研发项目，提前开展DFM可行性评估，搭建新工艺专属DFM规则体系，完成新工艺设计风险预判、仿真验证与规则固化；
- 联合工艺、器件团队支撑新工艺从研发、试产到量产的快速落地与全流程可制造性闭环，缩短工艺迭代周期。
岗位职责
招聘官网暂未提供完整岗位职责，请前往官网核实。
职位要求
- 三到五年DFM相关工作经验，具备新工艺平台研发、0-1工艺DFM搭建、特色工艺导入相关经验者优先，熟悉半导体制造工艺流程与可制造性设计原理；
- 针对新工艺引入带来的制程差异，开展平台级DFM兼容性评估，分析光刻、刻蚀、薄膜、CMP、邻近效应等工艺变异带来的全域设计风险，输出平台级可制造性优化策略，统筹新开发工艺场景下的全域版图可制造性设计，制定新工艺与平台兼容、隔离、器件环境适配等平台级DFM方案，解决工艺改版带来的系统性良率波动问题；
- 解决Array Center-to-Edge CMP不均匀性：针对大面积存储阵列中心与边缘的图形密度梯度及长程/短程Loading效应，优化阵列内部、边缘过渡区（Array Edge/Boundary）及周边的Dummy Pattern与密度分布，改善Center-to-Edge膜厚差、Dishing及Erosion问题；
- 负责定制工艺平台DFM规则体系建设与迭代，独立完成DFM热点管控、OPC/SRAF适配、密度与Dummy策略、版图环境约束的定义与更新，持续拓宽工艺量产窗口；
- 跟进新工艺开发PDK建设与优化，同步迭代DFM检查基线、版图设计规范、混合工艺兼容准则，确保工艺能力与前端设计体系完全匹配；
- 协同内部设计、PIE及Fab团队完成试产与量产良率复盘，定位工艺-版图适配类问题，沉淀平台DFM风险库与标准化设计流程，支撑项目规模化量产。
