部门介绍
聚焦存算一体芯片设计，主要围绕AI大模型应用场景进行高能效计算技术创新，设计多款基于存算一体架构的高能效AI芯片，突破传统冯・诺依曼架构下的 "内存墙" 瓶颈，提升能效比、降低算力成本。团队具备独立流片与量产落地能力，累计申请专利近300项，核心专利覆盖“底层器件-核心架构-工程落地”全流程。同时与字节各团队算力需求整体协同，更好的发挥存算一体芯片的技术价值，共同为AI业务提供高能效算力底座。
- 负责分析识别在项目应用场景中，外购高速接口IP达成标称性能的依赖项以及风险项，并给出解决方案，确保速率及误码率等指标可实现；
- 负责高速接口IP Post-Silicon Validation，分析并解决在此过程中发现的问题，参与芯片高速接口点亮，并对相关IP的功能进行使能；
- 负责高速接口IP调试以及参数优化，Validation项的梳理及验证以及一些验证辅助工具的开发，输出符合设计目标的配置。
岗位职责
招聘官网暂未提供完整岗位职责，请前往官网核实。
职位要求
- 微电子、集成电路、通信、自动化、电子、物理等相关专业，本科及以上学历；
- 具有良好的数字电路、模拟电路、芯片原理等专业理论基础；
- 对以下至少一个高速接口IP的协议、原理和方法有深入理解，UCIE、PCIe、LPDDR、DDR等高速信号接口协议，并且至少参与过16Gbps速率以上SerDes，或者4800MT/s LPDDR/DDR高速接口IP的Validation或者Bring up；
- 了解并掌握SI、PI、眼图、电源、功耗、稳定性等测试原理，可以熟练使用相关电子测量仪器（如示波器、相噪仪、频谱仪、BERT等）或者有Emulator进行硅前验证的经验；
- 拥有较强的流程管理和计划控制经验；具备良好的沟通能力和团队协作精神，工作认真负责，以客户为导向，能够自我驱动。
