岗位职责
本职位旨在领导和管理SoC的硬件原型验证平台（如基于FPGA或Emulation系统），确保为芯片系统级验证（System Validation）和早期软件开发（Software Bring-up）提供高效、稳定且功能完备的开发基座。对原型平台的资源策略、技术实现及团队能力建设负全面责任。 一、 原型资源战略规划与环境管理
- 资源评估与基础设施建设：负责硬件原型验证资源（包括Cadence Palladium、Synopsys Zebu、或特定FPGA原型板如HAPS等）的技术评估、容量规划与预算管理。主导**原型验证环境（Prototyping Lab）**的搭建、维护与优化，确保原型平台资源（如功耗、散热、稳定性）高效且持续地满足项目各个阶段的验证需求。
- 跨项目协同与资源调度：建立有效的原型资源调度机制，优化不同设计与验证团队之间的资源分配，提升原型平台的利用率与周转效率。 二、 平台移植、交付与架构演进
- 多平台移植架构设计：规划并设计多个代际/功能原型平台（通常为2-3个并行平台）的架构移植方案、功能裁减策略和资源映射。重点关注关键子系统（如PCIe接口、DDR内存控制器、AI计算核阵列）在原型环境中的准确实现和性能匹配。
- 版本控制与质量交付： 全面负责**原型平台的周期性交付（Version Release）**管理，确保平台版本的稳定性和可追溯性。 领导团队进行复杂硬件/软件协同问题的快速定位（Debugging）和系统级故障排除，确保原型平台的交付质量。 三、 团队能力建设与流程优化
- 流程与规范建设：制定并完善原型平台开发、集成、测试和维护的标准化操作流程（SOP）和技术规范，提升团队的协作效率和可重复性。
- 任务管理与绩效提升：负责团队的任务优先级划分、资源分配与进度跟踪。通过定期的技术复盘（Post-Mortem Analysis）和知识分享，推动团队成员在原型技术、调试方法及系统架构理解方面的专业成长。
职位要求
一、 硬性技能与技术专长 (Hard Skills & Technical Expertise)
- 原型验证平台精通： 深入理解并具备至少3年以上使用和管理大型硬件仿真（Emulation）或FPGA原型验证系统（如Cadence Palladium, Synopsys Zebu, 或 Xilinx/Altera HAPS）的实战经验。
- SoC架构与总线知识： 对AI SoC架构、高速互连总线（如PCIe, CXL, NoC）和内存子系统（如DDRx Controller）有深刻理解，熟悉其在原型环境中的映射、裁减和调试方法。
- RTL与综合能力： 掌握RTL（如Verilog/VHDL）设计基础，熟悉RTL综合、分区（Partitioning）和时序收敛在原型平台上的关键挑战与解决方案。
- 调试工具链： 熟练掌握使用JTAG/ITP、逻辑分析仪、以及原型平台自带的波形捕获与调试工具进行系统级故障分析和定位的能力。
- 编程与脚本： 熟悉Python、Perl 或 Shell 脚本，能够开发和维护自动化流程、资源管理工具和平台配置脚本。 二、 领导力与流程管理能力 (Leadership & Process Skills)
- 项目与资源管理： 具备原型验证资源（硬件、时间、人力）的战略规划、评估、预算编制和高效调度能力。
- 团队协作与指导： 具备领导和指导原型平台移植、系统集成和问题定位团队的经验，能有效进行任务优先级分配和进度把控。
- 流程优化与质量控制： 具备建立和优化原型平台开发、验证、版本发布等SOP和质量控制流程的经验，推动流程规范化。
- 跨部门沟通： 具备出色的沟通协调能力，能高效地与芯片设计（Design）、验证（DV）、软件/固件（FW/SW）和系统硬件（System HW）团队进行技术对接和问题解决。 三、 加分项 (Preferred Qualifications)
- 具有设计或管理多芯片互联（Multi-Die）或异构计算系统原型平台的经验。
- 熟悉UVM/SystemVerilog验证方法学或ESL虚拟仿真环境（如SystemC）的集成。
- 具备AI/ML加速器架构、固件或驱动开发背景优先。
