岗位职责
推动大模型在芯片设计（EDA）、工业设计（CAD）、工程仿真（CAE）、游戏设计、金融工程、工业自动化、Infra 调优等工程领域的能力演进与落地实践，使模型能够在真实工程生产环境中理解设计规格、调用专业工具、解析反馈信号并持续自进化，通过多轮迭代不断发掘更优算法与设计方案，拓展大模型在工程优化场景中的能力边界。该方向的核心目标是将工程领域的能力训练到主模型中，侧重在不同工程领域间的泛化性，而非构建单一领域的专用系统。
- Self-Evolving Engineering Agent：研究基于 Self-Evolving、Long-Horizon、Multi-Agent 等 Test-Time Scaling 范式的工程优化能力增强方法，探索 Propose → Execute → Evaluate 迭代循环在多工程领域的统一建模，提升 Qwen 模型在开放工程环境中的泛化性与收敛效率。
- Envs & Tool-Chain Integration：构建面向真实工程工具链的 Agent 闭环环境，将专业工具（EDA 编译器/仿真器/综合器、CAD 求解器、物理仿真引擎等）的 CLI 接口与报告输出集成为 Agent 可消费的结构化反馈信号，设计分层 Reward 体系驱动端到端优化。
- Domain Data & Training Scaling：挖掘工程领域高价值数据与 workflow（设计规格、工具反馈轨迹、优化历史），构建 General Long-Horizon Data Pipeline；在 CPT → SFT → RL 端到端验证领域适配与训练策略，优化模型在工程任务中的长程推理与迭代优化能力。
- Benchmark & Evaluation：跟踪工程智能前沿进展，围绕关键问题开展算法创新、实验分析与技术沉淀；复现并维护高可靠性工程评测环境，建立可量化、可复现的能力评估体系。
- AI for Chip Design 加分项： （1）EDA Agent Loop：熟悉数字芯片设计全流程（RTL → 综合 → 验证 → 后端），能够将 EDA 工具链集成到 Agent 迭代循环中，构建 "生成 RTL → 工具验证 → 反馈评估 → 改进设计" 的闭环优化环境；了解后端 PnR 参数调优、时序收敛、版图优化等迭代流程，能够将布局布线阶段的多维反馈（时序/拥塞/功耗/面积）纳入 Agent 优化循环。 （2）Verification & Rewarding：具备 Verilog/SystemVerilog 读写能力，能够设计面向 RTL 生成与功能验证的评测体系与训练数据流水线，探索 Agentic 的功能性验证和形式化验证方法。 （3）AI for EDA Research：关注 AI for EDA 前沿进展，能够将学术界的训练范式落地为可复现的训练方案，在业界评测集上验证并推动芯片设计能力的持续演进；同时关注模拟电路设计、MEMS 及其他非数字电路领域的 AI 落地机会，具备将 Agent 迭代优化范式从数字拓展到模拟、混合信号及微机电系统等方向的研究与落地能力。
职位要求
- 来自全球Top高校计算机科学、人工智能、电子信息、自动化、集成电路或相关工科领域博士/顶尖硕士毕业生。
- 在国际顶级会议/期刊以一作身份发表过多篇高水平论文，或在开源社区、竞赛中展示出引领性的研究成果。
- 熟悉主流 Agent 框架与范式，有针对 Agent 特定能力进行模型微调或训练的经验。
- 对某一工程领域的生产级落地有丰富knowhow，并在该领域有行业agent的搭建/微调经验。
- 熟悉大模型分布式训练框架，有大规模集群上的模型训练与调优经验。
- 具备优秀的跨团队协作和沟通能力，能够与工程、产品等团队紧密合作，推动研究成果快速落地并产生实际影响力。
- 具备极强的自驱力，敢于挑战现有范式，探索全新模型应用场景和能力边界。
