岗位职责
- 参与模拟IP和各类PHY系统的验证工作，包括但不限于VCS前仿，后仿，数模混合仿真，以及设计参考模型。
- 参与RFID，PLL, DDR,HBM, SERDES等PHY系统的debug。
- 总结数模混合系统的验证经验，设计自动化验证脚本和编写相关VIP。
职位要求
- 本科/硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少5年工作经验；
- 熟悉数模混合设计和验证流程；
- 熟悉SystemVerilog, Verilog, C/C++等语言，熟悉UVM验证方法学；
- 有HBM/DDR, D2D，SERDES，PLL等模拟IP验证经验者优先；
- 有模拟电路设计或仿真经验者优先；
- 具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。
