岗位职责
- 参与公司层面统一的数字验证方法学、Signoff标准，数字验证自动化Flow，数字验证数据平台化，数字验证可复用VIP/ABVIP/UVC等建设、推广及落地；
- 参与项目数字验证并保障按时高质量交付；
- 推广和输出数字验证能力，沉淀数字验证实践经验和操作指南，持续优化数字验证投入产出比，持续提升公司层面整体数字验证能力。
职位要求
- 硕士及以上学历，电子工程、信息工程、计算机专业等相关专业，至少2年工作经验；
- 熟悉数字设计和验证流程；
- 熟悉SystemVerilog, Verilog, C/C++等语言，熟悉UVM验证方法学；
- 有IP/SOC验证交付经验及成功流片经验者优先；
- 有MCU集成, AMBA总线, Fabric，PCIE/DDR/HBM等高速接口, 常用soc低速外设, CRG, PinMux等验证交付经验及成功流片经验者优先；
- 具有良好的沟通和表达能力，能够自我驱动和良好的团队合作，乐观向上，乐于分享。
