岗位职责
- 根据SOC整体需求, 评估和提供PCIe子系统设计指标，并集成相应的PCIe子系统，适配高性能计算芯片整体PPA以及虚拟化需求；
- 负责PCIe/CXL协议桥， PCIe/CXL controller以及DMA等模块的微架构文档和代码开发工作，和其他团队协作，完成功能设计/验证/时序优化以及post silicon的测试；
- 完成端到端设计交付工作，包括但不限于vcs/lint/cdc/rdc以及FPGA/EMU平台的测试支持；
职位要求
5年以上ASIC/FPGA经验，并满足以下一个或多个方向：
- 熟悉PCIe/CXL协议，包括物理层，数据链路层和协议层相关协议，有相关开发经验者优先；
- 有实际PCIe/CXL的流片经验,包括芯片回片的bring-up以及在FPGA/EMU上的软硬协同测试经验；
- 熟悉常见的总线协议，包括AXI/AHB/APB等相关协议；以及常用数字 IP, SerDes等，参与过芯片顶层集成整合，大型芯片设计经验者优先；
- 熟悉芯片设计流程，并有参与流片的经验；
- 自我驱动，优秀的问题解决和团队协作能力；
