岗位职责
- 负责芯片Floorplan、布局布线、CTS、Timing优化、Congestion收敛等全流程物理实现。
- 独立负责模块/顶层后端设计，配合STA、PV、前端团队完成迭代优化。
- 解决布局布线、时序、绕线阻塞等各类物理实现问题，保障项目交付。
职位要求
- 全日制本科及以上学历，微电子、集成电路、电子科学与技术、通信、电气等相关专业。
- 了解IC设计流程与工艺规则，熟悉Cadence、Synopsys、Mentor等主流PR EDA工具。
- 了解低功耗设计、时钟树规划、时序收敛基本方法。
- 具备良好的沟通表达能力与团队协作意识，服从项目工作安排，工作认真负责、责任心强；认同产品第一、客户至上的价值观，愿意长期深耕半导体行业。
