岗位职责
- DFT架构设计与实现： 主导DFT架构设计与实现，包括MBIST、Boundary Scan、Repair、链路测试，以及3D堆叠结构下的可测试性设计；
- 测试覆盖率与良率优化： 优化测试方法提升测试覆盖，分析fail log定位失效模式，推动良率提升并闭环问题；
- 量产测试支持： 协同测试团队完成Test pattern开发及测试时间优化，支持silicon bring-up、debug和量产导入；
- 跨团队协作： 与设计、工艺、封装、测试团队紧密合作，对齐测试需求并推动问题闭环；
- 前沿测试方法研究： 研究Low-power test、High-speed IO DFX、3D IC test等新技术，推动测试方法持续迭代。
职位要求
- 教育背景与专业知识：本科或硕士及以上学历，微电子/集成电路/电子工程/计算机工程等相关专业；
- 专业技能与资格：熟悉DFT方法学，包括Scan、ATPG、MBIST、JTAG、Boundary Scan，熟悉测试覆盖率模型；
- 能使用EDA工具（Virtuoso、Finesim等）完成设计验证；
- 行业与专业经验：3年以上DFT设计经验，具备存储芯片或DFT相关经验者优先；
- 具备量产与ATE测试经验，熟悉Advantest或Teradyne测试平台；
- 项目/任务成果：主导过至少一款芯片的DFT设计到量产导入的完整流程，具备基于fail data进行root cause分析的能力；
- 其他要求：具有Debug与问题分析能力，熟悉silicon debug流程，能推动跨团队协作与问题闭环。
