岗位职责

Spec研究与设计环境搭建：深入分析DRAM Datasheet及内部spec，分解研发任务并制定量化的电路设计方案，主导搭建覆盖Block及Fullchip的仿真测试环境，同时跟踪行业技术趋势为设计创新提供输入；
Block电路仿真与性能评估：建立功能与关键性能参数的仿真模型，基于电路原理构建多场景测试环境；使用Python、Excel等数据分析工具处理大量仿真数据，提炼核心结论，系统评估电路性能基线；
全定制电路设计与交付：依据功能需求制定设计目标，主导版图规划并明确关键信号的走线与物理实现标准；持续优化电路功能与性能，管控设计与进度风险，按高质量要求完成设计交付；
新功能电路开发与验证：独立承担新功能电路从需求理解、电路设计到全流程性能验证，识别潜在风险并给出优化方案，保障设计鲁棒性；芯片集成调试与协同：在Fullchip仿真及Silicon系统级调试中快速定位失效根因，提出可落地的电路优化措施；协同测试、工艺、版图等上下游团队，共同推进芯片开发闭环并沉淀失效分析方法。

职位要求

教育背景与专业知识：本科及以上学历，微电子、集成电路、电子工程等相关专业；系统掌握数字电路原理及CMOS器件特性，能独立分析DRAM架构与测试流程；
专业技能与资格：能使用Virtuoso、Spectre、Hspice、Calibre等EDA工具完成全定制数字电路设计与仿真验证；能使用Python、Excel等工具整理仿真数据并评估性能；能使用版图设计工具完成DRC/LVS检查；具备DFT设计能力（如BIST、扫描链等）更佳；
行业与专业经验：具有2年以上全定制数字电路设计经验，或具备模拟电路设计/ASIC电路设计经验；若为应届生，需在面试中展示等效的数字电路设计项目成果；
项目/任务成果：主导过至少1个数字电路模块从spec定义、仿真验证到版图交付的全流程任务，并成功流片或达到设计目标；
其他要求：具有跨部门沟通协作能力，能协同测试、工艺器件、版图等团队高效完成芯片开发；具有逻辑分析与数据挖掘能力，能基于仿真数据定位电路问题；能主动学习新技术并适应动态研发节奏；能撰写规范的技术文档。