岗位职责
- 器件性能优化：负责特定技术节点或特定产品的Array/CMOS device性能优化工作，达成产品性能、良率及可靠性目标；
- 失效定位与问题解决：针对电性失效和良率损失，定位问题根源，通过工艺优化或测试调整解决问题；
- DOE实验设计执行：设计并执行整合层级的实验（DOE），优化整体Array制程条件；
- 跨部门协作：与产品工程师、良率工程师、设计部门紧密合作，进行产品性能调试和良率提升。
职位要求
- 教育背景与专业知识：硕士及以上学历，微电子、电子工程、材料科学、物理等相关专业；
- 行业与专业经验：5年以上半导体器件研发工程经验，有先进DRAM/Array device/Logic成功研发/量产经验者优先；
- 专业技能与资格：深入理解半导体器件物理、制造工艺全流程及各模块的相互作用；精通半导体电性测试原理、熟悉与理解产品测试原理，DRAM相关电路功能与设计；熟练掌握SPC、DOE、FMEA、RCA等工程方法；
- 其他要求：优秀的项目管理和跨部门沟通协调能力；流利的英文读写能力，能进行国际技术交流。
