岗位职责
- 存储器架构定义与规划： 主导Memory存储器的整体架构定义，包括Array阵列组织、字线/位线布局及共享资源策略，推动架构可行性研究、技术风险评估与路线图规划；
- 读写算法与性能优化： 设计并优化读写与擦除算法，围绕速度、耐久性、数据保持力与干扰管理等多目标进行平衡优化，支撑产品在消费级、企业级或车规级领域的定位；
- ECC策略制定与集成： 制定纠错码策略与集成方案，评估BCH与LDPC等方案对面积、延迟、功耗及纠错能力的影响，并定义页与块管理层级逻辑，支持Copy-back、Multi-plane Operation、Suspend/Resume等高级功能；
- 跨领域协同与接口定义： 与器件及工艺团队紧密合作，基于实际堆叠结构反向优化电路与算法设计，参与ONFI或Toggle Mode接口协议的选型与定制，定义寄存器映射及低功耗模式；
- 技术统筹与闭环优化： 统筹跨部门技术评审，制定架构设计规范与仿真验证标准，支持硅后验证、良率分析与客户问题攻关，形成架构设计的闭环优化。
职位要求
- 教育背景与专业知识：硕士及以上学历，微电子学与集成电路、电子工程或计算机工程等相关专业，具有扎实的半导体器件物理基础；
- 专业技能与资格：能使用协同工具与验证方法完成架构方案的仿真与性能评估，具有系统思维与跨领域整合能力，能高效协调电路、器件、固件及测试团队；
- 行业与专业经验：具有8年以上Memory存储器开发经验，其中至少5年担任架构或关键技术负责人角色，深入理解电荷捕获或浮栅技术、垂直通道及字线堆叠特性；
- 项目/任务成果：主导过至少2款以上存储芯片的架构定义与量产交付，具有从规划、设计到硅后验证的完整闭环经验；
- 其他要求：具有技术文档撰写与技术决策沟通能力，能跟踪行业前沿技术并推动架构创新与专利布局。
