岗位职责
- 仿真平台架构设计与实现：主导PIM器件级周期精确仿真平台的整体架构设计（基于C/C++/Python），覆盖器件功能行为与控制器行为建模，建立参数化性能模型（多工作模式、多速率档位），支撑算子策略、驱动设计、控制器方案的量化决策；
- 性能分析与瓶颈定位：基于算子团队提供的负载模型（指令序列与访问模式），完成GEMV/GEMM耗时测算、不同精度吞吐差异、出口带宽瓶颈及多场景性能对标分析，输出系统性优化策略与量化评估报告；
- 设计评审与SoC对接：评审FPGA控制器设计方案，从架构视角把关微架构实现与spec一致性，参与SoC合作中的架构侧对接，推动控制器集成方案讨论与接口定义，并在FPGA联调阶段完成仿真与硬件行为对齐校验；
- IP技术引入与客户沟通：主导外购IP的选型评估、测试验证方案把关及开发需求评审，支撑客户与合作伙伴的技术沟通，输出性能分析报告与可行性论证，推动技术方案闭环。
职位要求
- 教育背景与专业知识：计算机、电子工程、微电子或相关专业，本科5年以上或硕士3年以上工作经验；
- 专业技能与资格：能使用Verilog/SystemVerilog完成RTL读写与数字设计验证，具有DDR/LPDDR控制器或PHY相关的架构设计或数字设计经验；
- 能使用C/C++开发周期精确仿真模型或架构模型；能分析DRAM时序体系（bank组织、时序参数、带宽-延迟）并完成内存系统建模；能运用roofline分析等性能分析方法论支撑设计决策；
- 行业与专业经验：有存储控制器或内存系统领域实际项目经验，在性能建模支撑硬件设计方面有落地实践；
- 项目/任务成果：主导过至少1个架构设计或周期精确仿真平台开发项目，独立输出完整技术方案并协调多团队推进落地；
- 其他要求：具有跨团队协调能力，能与FPGA、驱动、算子团队对齐并推动技术问题根因定位与闭环。
