部门介绍
聚焦存算一体芯片设计，主要围绕AI大模型应用场景进行高能效计算技术创新，设计多款基于存算一体架构的高能效AI芯片，突破传统冯・诺依曼架构下的 "内存墙" 瓶颈，提升能效比、降低算力成本。团队具备独立流片与量产落地能力，累计申请专利近300项，核心专利覆盖“底层器件-核心架构-工程落地”全流程。同时与字节各团队算力需求整体协同，更好的发挥存算一体芯片的技术价值，共同为AI业务提供高能效算力底座。
- 负责3DIC芯片信号完整性（SI）及电源完整性Sign-Off（PI）工作，以及封装、PCB全系统级PI、SI整体解决方案制定与仿真；
- 负责多DIE堆叠、封装电源方案，确保芯片供电方案及电源噪声满足性能指标要求，参与性能-功耗的联合分析、评估、建模，对因功耗波动可能导致的信号时序变化进行精确分析和补偿设计，防止信号时序错误对芯片功能产生影响，分析高功耗产生的电源噪声、电压降等对信号的干扰机制，确保在高功耗运行模式下系统的稳定性和可靠性；
- 解决高速SerDes、DDR等PHY接口全链路（TSV+PKG+PCB）信号完整性仿真，制定去耦策略、谐振和隔离度分析、DC/AC电源噪声分析，达到各指标设计约束；
- 负责芯片内TSV Pattern、封装隔离结构仿真与优化、电源噪声对关键时钟路径抖动影响分析，指导后端/封装设计，对PHY IP的物理集成给出指导，同时参与芯片Floorplan、接口排布方案制定；
- 完成芯片PI、SI、EMI、EMC设计指导手册，协助产品定位和解决实测问题。
岗位职责
招聘官网暂未提供完整岗位职责，请前往官网核实。
职位要求
- 微电子、电磁场与微波、电路与系统、集成电路等相关专业；
- 具有3DIC相关项目经验或者数字高功耗芯片的项目经验，具有晶体管级channel jitter仿真经验以及EM电磁仿真经验；
- 熟悉高速设计理论，有数模混合电源设计经验，主导高速串并接口（如SerDes、DDR3/
- HBM等）PI、SI仿真与设计，熟练使用相关EDA工具；
- 深入理解先进封装技术（如
- 5D/3D封装技术）的各个环节工艺流程、材料特性和电气性能；将信号完整性设计要求无缝融入到整个封装设计方案中，从封装结构设计、引脚布局到布线规划等各个方面，确保封装后的芯片能够满足严格的信号完整性标准；
- 熟悉芯片、封装、板级或整机设计与测试，熟悉示波器、矢量网络分析仪、频谱仪、相噪仪等测试设备使用。
