岗位职责
- 高速接口IP架构建模以及分析；
- 高速接口IP数字RTL实现；
- 高速接口IP回片测试。
职位要求
- 微电子、计算机等相关专业本科及以上学历，对芯片前端设计有深入理解，精通Verilog等硬件设计语言；
- 有高速接口、高速时钟等混合信号IP设计经验；
- 熟悉计算机体系结构，熟悉AMBA等总线接口协议；
- 熟练掌握常见的脚本语言，如TCL/Perl/Makefile/Python等。 加分项：
- 有UCIe、DDR、PCIe、UAlink等相关经验；
- 有Serdes建模及架构评估经验。
有些机会，只在官网短暂出现
真正值得关注的岗位，常常只在企业官网短暂开放，可能两三天后就下线，也未必会同步到综合招聘平台。没有持续关注，你甚至不会知道它曾经出现。职先机持续聚合并核验官网岗位，帮你抓住职场先机，快人一步。
微信小程序 / 当前岗位
在微信里继续看这个岗位
字节跳动ASIC设计工程师（混合信号/高速接口）-Data（北京）
扫码直达当前岗位收藏、浏览记录和下线提醒留在微信里
电脑端可直接微信扫码；手机端可保存小程序码后在微信中识别。