岗位职责
FHE + 编译器 + 硬件加速前沿交叉研究。我们开发面向 FHE 硬件加速器的全栈编译器框架（Python DSL → MLIR 编译优化 → 高效算子生成），目标是在编译器优化理论、领域特定语言设计、隐私计算系统等方向产出突破性成果。
- 参与 MLIR Dialect 设计、编译优化、Pass 开发、FHE 算子实现（CKKS/BFV）、DSL 类型系统构建、性能建模与实验评估等工作。
- 支持根据兴趣聚焦编译器/DSL/算法/论文任一方向，鼓励第一作者发表论文（目标 CGO/PLDI/MICRO/ISCA/S&P 等）。
职位要求
- 在读硕士或博士研究生，优先考虑研二、研三及博士阶段同学，能保证连续实习6个月及以上，全勤投入者佳；
- 扎实的编程基础，熟练掌握 Python 和 C++，具备良好的代码风格和工程实现能力；
- 具备良好的英文读写能力；
- 有编译器/密码学/深度学习编译器/论文发表经验者优先，但非必须——更看重学习能力和研究热情。
