岗位职责
主导 SoC 基础设施（NOC、CRG、Memory subsystem 等）的微架构设计与优化，在架构早期锁定延迟与 PPA 目标。 作为微架构评审 owner，review 团队 RTL 与设计方案，识别流水线级数、关键路径、仲裁/缓冲、访存路径等影响延迟与 PPA 的问题，把关PPA目标。 建立微架构设计规范与评审流程，指导培养团队，系统性提升微架构设计水平。 协调设计、验证、物理实现、DFT 跨领域工作，主导 PPA/timing 问题的根因分析与收敛。
职位要求
微电子或计算机相关专业本科以上学历，SoC 方向 10 年以上经验，含多年一线微架构设计与 review 经验。 微架构功底扎实，能独立审视他人 RTL/方案并定位低效设计，有以延迟/PPA 为核心目标的成功流片案例。 精通至少一项：NOC/互联、Memory subsystem、PCIe、DDR；熟悉低延迟设计技术（流水线切分、并行/预取、仲裁与 QoS、关键路径优化）。 深入理解综合、STA 及后端（FP/PnR）流程，能从实现与 timing 角度反推微架构决策；熟悉 FPV/LEC。 有 DPU、CPU、GPU 等高性能芯片微架构经验，或有性能/延迟建模、微架构方法论建设经验者优先
