岗位职责
*本岗位更新SOC/CPU两个方向系统架构师 面向下一代高性能AI CPU芯片，深度参与从算法趋势洞察到微架构定义的全链路创新。你将利用AI工具与传统建模方法融合，高效开展设计空间探索（DSE），主导软硬件协同架构选型，推动算力与能效的代际突破。
- 架构探索与AI加速建模负责下一代处理器架构的设计空间探索（DSE）。熟练运用AI辅助工具（如大语言模型等）结合C++/Python/SystemC，快速构建性能与功耗模型，输出量化分析报告，指导CPU核心或NoC/Cache等微架构探索。
- 软硬协同与负载分析深度剖析AI agent的workload或者主流及新兴AI模型（Transformer、MoE、多模态大模型等），精准识别计算瓶颈与访存特征，提出面向高性能处理器或者NoC/SOC的创新性微架构方案。
- ISA定义与编译协同参与指令集架构（ISA）扩展与特性定义。与编译器、算子库团队紧密协作，确保硬件能力可被上层软件栈充分释放；针对目标硬件开展图级/算子级联合优化策略设计。
- 前沿技术预研与路线规划持续跟踪AI算法演进、新型存储介质与互连技术，预判未来2~5年端侧/云端算力需求变化，参与制定芯片架构中长期技术路线图（Roadmap）。
- 性能评估与闭环优化搭建Cycle-Accurate或RTL级评估环境，完成架构原型的功能与性能验证。基于Profiling数据定位瓶颈，迭代优化流水线、缓存策略与访存调度，形成“建模-验证-调优”闭环。
职位要求
- 教育背景：计算机体系结构、微电子、电子工程、人工智能等相关专业，应届博士毕业生或优秀硕士生。
- 架构基础扎实：深入理解现代处理器核心机制（超标量乱序执行、多核缓存一致性、分支预测、SIMD/SIMT等）；至少精通一种主流架构（ARM/RISC-V/NVIDIA GPU/Google TPU等）的设计哲学与取舍逻辑。
- AI负载认知：熟悉主流深度学习网络结构及其计算/访存特征；了解模型压缩技术（INT8/FP8量化、结构化剪枝、稀疏化等）对硬件友好性的影响。
- 建模与数据分析能力：具备使用AI工具融合高级语言（C++/Python/SystemC）开发性能/功耗模型的实际经验；有Trace-Driven或Execution-Driven模拟器开发经历优先；能够通过数据驱动架构决策。
- 编程与工程素养：熟练掌握C/C++与Python，具备良好代码规范、版本管理与模块化设计能力；熟悉Linux开发环境与常用调试/Profiling工具。
- 软件栈协同意识：熟悉PyTorch/TensorFlow等框架底层执行机制，理解核心算子的内存布局、数据复用策略及并行化模式。 【加分项】
- 具备AI辅助建模/DSE实战经验，能将机器学习方法应用于参数寻优、配置推荐或瓶颈预测。
- 在ISCA、MICRO、HPCA、ASPLOS、MLSys、DAC、ISSCC等顶级会议/期刊发表过体系结构或AI加速器相关论文。
- 有完整芯片流片经验，熟悉ASIC前端设计流程（Verilog/SystemVerilog、综合、形式验证、DFT等）。
- 对存算一体（CIM）、光计算、Chiplet互联标准（UCIe）、
- 5D/3D先进封装等前沿方向有深入研究或项目积累。
