岗位职责
- 构建完整的floorplan，包括pin assignment, partition, power grid等；
- 制定并验证高性能低功耗时钟网络结构。执行布局和布线到收敛以满足时序，面积和功耗约束；
- 生成并实施 ECO 以修复timing, noise, EMIR, 以及DRC/LVS违规问题；
- 参与建立 CAD 和物理设计方法，协助芯片集成的流程开发。
职位要求
- 合理配置RTL, 给出正确时序约束，使用综合工具产生网表，优化时序/面积；
- 使用Innovus或fusion compiler工具完成布局布线；
- 完成各项检查，包括timing, noise, IR, PV, EM等，达成最优PPA (performance, power, area)；
- 开发自动化流程提高芯片设计效率；
- 学习能力强，能快速适应新环境；具备良好的沟通能力和团队协同能力。
