岗位职责
- 负责 PCB 设计方向的 AI 训练数据标注管理与质检,把资深 PCB/硬件工程师的布局、布线、约束设置与可制造性(DFM)判断经验,转化为大模型可学习的高质量轨迹数据,直接参与"让大模型学会做 PCB 设计"这件从 0 到 1 的事。
- 面向 PCB 全链路环节:原理图到 PCB 的网表(netlist)交接与一致性核对、元件布局与布局约束、布线与差分对/等长/阻抗控制、电源完整性(PDN)与电源分割、叠层(stackup)规划、DRC/ERC 规则设置与违规归因、Gerber/钻孔/Pick&Place 制造输出、DFM 与板厂工艺对账(嘉立创/PCBWay 等),设计标注与质检流程,制定 rubric 与验收标准,对题目与轨迹质量把关。
- 与芯片和算法团队深度协作,共同定义 agentic PCB 设计(原理图到版图自动生成、约束驱动的自动布线、DRC 闭环收敛 agent)的能力边界与评测基准,推动模型在真实 PCB 工具链(KiCad / Altium / Cadence Allegro / EasyEDA(立创 EDA) / EAGLE 等)上跑通。
- 构建本方向数据质量体系,对题目难度分层(按层数、高速信号需求、元件密度、电源域数量、混合信号/射频、机械制造约束多维打分)、轨迹根因归因负责;将资深工程师在信号完整性/电源完整性问题定位、设计规则违规真伪判别、跨工具转换误差甄别等方面的稀缺工程判断力,沉淀为可量化、可复用的 rubric 与团队方法论。
- 负责 PCB 方向开源基线项目的采集、清洗与准入评估,建立可复现的评测题库;管理 PCB 领域专家团队(高速数字 / 射频 / 电源 / 混合信号 / 柔性板等方向),统筹任务与产能。
职位要求
- 本科及以上,电子 / 通信 / 微电子 / 电路与系统等相关专业;3 年以上 PCB 设计、硬件开发或可制造性(DFM)一线经验(PCB layout、硬件设计、SI/PI 仿真、板级 bring-up / 打样对账其一)。
- 熟练使用 KiCad / Altium / Cadence Allegro 等主流 EDA 工具,掌握从原理图网表到 Gerber 制造的完整流程;熟悉叠层设计、阻抗控制、差分对与高速等长约束、电源完整性;能独立判断 DRC/ERC 报告的正确性与优劣,识破常见"假通过、假干净"(规则被激进设置绕过、zone 未重铺导致的假未连接、版本漂移与工具转换引入的假 error、丝印/阻焊/间距类噪声 warning 被误判为硬伤、差分对/scope 规则转换丢失等问题);了解嘉立创等板厂的实际工艺能力边界(线宽/间距/孔径/环宽),能判断一块板子是否真正可制造。
- 认同 AI 正在重塑 PCB 设计,愿意投入大模型 + EDA 的最前沿;希望把自己的工程判断力放大成模型能力,与顶尖芯片与算法团队一起合作攻克。
- 对数据质量敏感,具备 Python / 脚本能力,能做批量工程解析(如解析 KiCad .kicad_pcb / .kicad_dru 文本、提取 netlist 与几何数据)、抽检与一致性分析;熟悉 kicad-cli headless DRC 或 PCB 几何/连通性自动化判分者优先;了解 rubric / reward modeling 更佳。
- 具备跨团队协作能力与团队管理潜力,思维严谨,逻辑清晰。
