岗位职责
- 与架构团队协同，参与探索高性能DDRC架构，并负责部分实现方案；
- 独立负责完成DDRC功能模块RTL代码实现和优化；
- 与DV/原型验证团队协作, 负责DDRC问题分析与定位；
- 与验证团队协同，保证功能稳定可靠；
- 与性能团队协同，达成业界一流性能；
- 与后端团队协同，协助中实现PPA优化，优化前端微架构和设计。
职位要求
- 本科及以上学历，计算机、微电子、通信等相关专业背景，有良好的数字系统理论知识；
- 有3年以上DDRC自研或IP开发经验；
- 熟悉AXI/DFI/DDR协议，熟悉CHI协议更佳；熟悉DDR
- or LPDDR5 or HBM协议，熟悉RCD/RDIMM/MRDIMM/SOCAMM协议更佳；
- 熟悉C/C++/Python编程语言，使用ESL model探索性能；
- 熟悉前端EDA工具如Verdi、Spyglass、VCST、DC、PT等工具的使用。
- 具备时序/功耗/面积（PPA）分析优化经验， 有DC/DCG/STA等基础后端分析能力；
- 具备良好的团队协作能力和抽象归纳能力；
